# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-007387

(43) Date of publication of application: 12.01.1999

(51)Int.Cl.

G06F 9/38 G06F 9/30

(21)Application number: 09-159048

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

16.06.1997

(72)Inventor: TAKAYAMA SHUICHI

HIGAKI NOBUO

### (54) VLIW PROCESSOR

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a VLIW(very long instruction word) processor to execute an instruction structured with excellent code efficiency with comparatively short word and capable of simultaneously specifying many operations. SOLUTION: Fields 52, 59, 60 to specify three pieces of operation at maximum to the instruction 50 of 32 bit length is provided. Only an operation code 'cc' to specify branch operation in which a stored value of an implicitly specified constant register is defined as a branching destination address or a constant 'const' to be set in the constant register is placed in a P 1.0 field 52. Which of them is placed is specified by a formal code placed in a P 0.0 field 51 of four bit length.

WI COL	Piel Digita	72.01 (A.21)	[72.1] \$45	Pan.	PER UT	がなり	P3.2 PART
ď.	57	13	*	6	56	67	64
b	i cancel	Sal	, Ral	Rd1	opi2	1462	Rez
ī .	COOK	cpl	coal	RdL	mb3	His	RIZ
2	e:	cal	Ps.	1 Sect	cus.	Ri2	full
3	.cr	opf	ponet.	P <sub>C</sub> 1	444	Rice	RdZ
7	const	csur.	Tons	Casi	naš	Res2	HdR
5		orl	ixa	Total.	(SANA)	count	Éati
4	tianos		corac	Hol	San	Rs2	Kuz
ï	SHIPE	upi	Rx.	Pall	142	pone/2	Re
3	Count1	mil.	South	Rel	002	(dunet)	Edi
8	cuist	op1	kins	Te?	opã	renti	
À	č	Durel	c res	2: wast	17.2	crnet	i Mal
0.	joins 3	CERT	idub]	2 romy	2 032	immed	Čeni
C,				avé.J			_
				gred			

# (12) 公開特許公報(A)

## (11)特許出願公開番号

特開平11-7387

(43)公開日 平成11年(1999)1月12日

(51) Int.Cl.6		徽川記号	FΙ		
G06F	9/38	3 1 0	C 0 6 F	9/38	310A
					310H
	9/30	350		9/30	350F

### 審査請求 未請求 請求項の数27 OL (全 18 頁)

(21)出顧番号				
(ex) trimeta, c)	特顧平9-159048	(71) 出顧人	000005821 松下質器産業株式会社	
(22) 出版日	平成9年(1997)6月16日		大阪府門真市大字門真1006番地	
(as) piena	(200)	(72)発明者	高山秀一	D)
			大阪府門真市大字門真1006番地 産業株式会社内	松下電器
		(72)発明者	檜垣 信生	
			大阪府門真市大字門真1006番地 産業株式会社内	松下電器
		(74)代理人	弁理士 中島 司朗	

#### (54) 【発明の名称】 VLIWプロセッサ

### (57)【要約】

【課題】 比較的短い語長の命令であって、かつ、同時 に多くのオペレーションを指定することができるコード 効率のよい精造を有する命令を実行するVLIWプロセ ッサを掲載する。

【解決手段】 32ビット長の命令50に截大3個のオペレーションを指定するフィールド52、59、60を設ける。P1、0フィールド52には、聴衆的に指定された定数レジスタ36の絡納値を分岐先番地とする分岐オペレーションを指定するオペコード。cc。のみ、7、後、定数レジスタ36にセットする定数"const"が置かれる。いずれが置かれているかは、4ビット長のP0、0フィールド51に置かれたフォーマットコードによって特定される。

#### 第1演算74-81 59 第2演算74-81 50 0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31 [PO.0] | IPP.0] | IPP.0] | IPP.0] | IPP.0] | IPP.2] | IPP 54 55 0 const opl Rsl Rdl op2 Rs2 Rd2 op2 Rs2 Rd2 const opl constl Rd1 op1 Rs1 Rd1 op2 Rs2 Rd2 2 cc op1 consti Rd1 op2 Rs2 Rd2 const const const op2 Rs2 Rd2 Rsl Rd1 const const const const op1 op2 Rs2 Rd2 const1 op1 const1 Rd1 const2 op1 Rsl Rdl co2 const2 Rd2 op2 const2 Rd2 const1 op1 const1 Rd1 op2 const2 Rd2 const! Rd1 const2 const2 const2 cp2 const2 Rd2

const2 const2 const2 const2 const2 const2

reserved

C D

P

#### 【特許請求の範囲】

サ。

【請求項1】 複数のオペレーションフィールドからなる命令を実行するVLIWプロセッサにおいて、

前記オペレーションフィールドの大きさが不均一であり、かつ前記命令の命令語長は前記命令の持つオペレーションフィールドの数で割り切れないものであることを特徴とするVLIWプロセッサ。

【請求項2】 複数のオペレーションフィールドからなる命令を実行するVLIWプロセッサにおいて、

前記オペレーションフィールドの大きさが不均一であり、かつ前記命令は3つのオペレーションフィールドを 32ビットの命令語長中に持つものであることを特徴と するVLIWプロセッサ。

【請求項3】 複数のオペレーションフィールドからなる命令を実行するVLIWプロセッサにおいて、

前記オペレーションフィールドのうち少なくとも1つは オペランドの数が異なるものであり、かつ前記命令の命 会語長は前記命令の持つオペレーションフィールドの数 で割り切れないものであることを特徴とするVLIWプ ロセッサ。

【請求項4】 複数のオペレーションフィールドからなる命令を実行する VL I Wプロセッサにおいて、

前記オペレーションフィールドのうち少なくとも1つは オペランドの数が異なるものであり、かつ前記命令は3 つのオペレーションフィールドを32ビットの命令語長 中に持つものであることを特徴とするVLIWプロセッ

【請求項5】 複数のオペレーションフィールドからなる命令を実行するVLIWプロセッサにおいて、

前記オペレーションフィールドのうち1つはオペコード のみからなり、かつ前記命令の命令語長は前記命令の持 つオペレーションフィールドの数で割り切れないもので まることを特徴とするVLIWプロセッサ。

【請求項6】 複数のオペレーションフィールドからな る命令を実行する V L I Wプロセッサにおいて、

前記オペレーションフィールドのうち1つはオペコード のみからなり、かつ前記命令は3つのオペレーションフ ィールドを32ビットの命令語長中に持つものであるこ とを特徴とするVLIWプロセッサ。

【請求項7】 2個以上のオペレーションフィールドを 含む命令を解読し実行するVLIWプロセッサであっ て、

第1の前記オペレーションフィールドにはオペレーションの種類を指定する1個のオペコードのみが置かれ、 第2の前記オペレーションフィールドには1個のオペコ

ードとオペレーションの対象となるデータを指定する1 個以上のオペランドとの組が置かれ、

前記第1のオペレーションフィールドに置かれたオペコードを解読する第1の解読手段と、

前記第1の解読手段による解読結果に基づいて前記オペ

コードによって指定されたオペレーションを実行する第 1の実行手段と、

前記第2のオペレーションフィールドに置かれたオペコードを解読する第2の解読手段と、

前記第2の解読手段による解説結果に基づいて前記オペランドによって指定されたデータに対して前記オペコードによって指定されたオペレーションを実行する第2の 実行手段とを備えることを特徴とするVLIWプロセッサ、

【請求項8】 前記第1のオペレーションフィールドの 格数は前記第2のオペレーションフィールドの桁数より も小さいことを特徴とする請求項7記載のVLIWプロ セッサ.

【請求項9】 前記第1のオペレーションフィールドに 置かれたオペコードの桁数は前記第2のオペレーション フィールドに置かれたオペコードの桁数と等しいことを 特徴とする請求項8記載のVLIWプロセッサ。

【請求項10】 前記命令に含まれるオペレーションフィールドは3個であり、

第3の前記オペレーションフィールドは前記第2のオペレーションフィールドと同じ桁数であって1個のオペコードと1個以上のオペランドとの組が置かれ、

前記VLIWプロセッサはさらに、

前記第3のオペレーションフィールドにオペコードが置かれた場合に前記オペコードを解読する第3の解読手段 と

前配第3の解読手段による解読結果に基づいて前記オペ ランドによって指定されたデータに対して前記オペコー ドによって指定されたオペレーションを実行する第3の 実行手段とを備えることを特徴とする請求項9配載のV LIWプロセッサ。

【請求項11】 前記第1の実行手段は、実行すべき命令の流れを制御することを特徴とする請求項10記載の VLIWプロセッサ。

【請求項12】 前記第2の実行手段は、前記第2のオペランドフィールドに置かれたオペランドによって指定されたデータの転送を制御し、

前記第3の実行手段は、前記第3のオペランドフィール ドに置かれたオペランドによって指定されたデータの算 術論理演算を実行することを特徴とする請求項11記載 のVLIWプロセッサ。

【請求項13】 2個以上のオペレーションフィールドを含む命令を解読し実行するVLIWプロセッサであって

第1の前記オペレーションフィールドにはオペレーションの種類を指定する1個のオペコードのみ又は定数のみが置かれ、

第2の前記オペレーションフィールドには1個のオペコードとオペレーションの対象となるデータを指定する1個以上のオペランドとの組又は定数のみが置かれ、

前記第1のオペレーションフィールドにオペコードが置かれた場合に前記オペコードを解読する第1の解読手段と、

前記第1の解読手段による解読結果に基づいて前記オペ コードによって指定されたオペレーションを実行する第 1の実行手段と、

前記第2のオペレーションフィールドにオペコードが置かれた場合に前記オペコードを解読する第2の解読手段と、

前記第2の解説手段による解説結果に基づいて前記オペ ランドによって指定されたデータに対して前記オペコー ドによって指定されたオペレーションを実行する第2の 実行手段とを備えることを特徴とするVLIWプロセッ サ・

【請求項14】 前記命令はさらに、前記第1及び第2 のオペレーションフィールドそれぞれに定数のみが置か れているか否かを指定するフォーマットコードが置かれ たフォーマットフィールドを含み、

前記VLIWプロセッサはさらに、

前記フォーマットコードを解読するフォーマット解読手 段と、

前記フォーマット解読手段により前記第1、第2及び第 3の少なくとも1つのオペレーションフィールドに定数 のみが置かれていると解読された場合に、その定数を取 り出して記憶する定数記憶手段とを備えることを特徴と する請求項13記載のVL1Wプロセッサ。

【請求項15】 前記第1のオペレーションフィールド の桁数は前記第2のオペレーションフィールドの桁数よ りも小さいことを特徴とする請求項14記載のVLIW プロセッサ、

【請求項16】 前記第1のオペレーションフィールド に置かれたオペコードの桁数は前記第2のオペレーショ ンフィールドに置かれたオペコードの桁数と等しいこと を特徴とする請求項15記載のVLIWプロセッサ。

【請求項17】 前記命令に含まれるオペレーションフィールドは3個であり、

第3の前記オペレーションフィールドは前記第2のオペレーションフィールドと同じ桁数であって1個のオペコードと1個以上のオペランドとの組が置かれ、

前記VLIWプロセッサはさらに、

前記第3のオペレーションフィールドにオペコードが置かれた場合に前記オペコードを解読する第3の解読手段と、

前記第3の解読手段による解読結果に基づいて前記オペ ランドによって指定されたデータに対して前記オペコー ドによって指定されたオペレーションを実行する第3の 実行手段とを備えることを特徴とする請求項16記載の VLIWプロセッサ。

【請求項18】 前記第1の実行手段は、実行すべき命令の流れを制御することを特徴とする請求項17記載の

VLIWプロセッサ。

【請求項19】 前記第2の実行手段は、前記第2のオペランドフィールドに置かれたオペランドによって指定されたデータの転送を制御し、

前記第3の実行手段は、前記第3のオペランドフィール ドに置かれたオペランドによって指定されたデータの算 精論理算算を実行することを特徴とする請求項18記載 のVLIWプロセッサ。

【請求項20】 前記フォーマットフィールドの桁数、 前記第1のオペレーションフィールドの桁数、前記第2 及び第3のオペレーションフィールドに置かれたオペコ ードの桁数、前記第2及び第3のオペレーションフィー ルドに置かれた各オペランドの桁数は、いずれも n ビッ トであることことを特徴とする請求項19記載のVL I Wプロセッサ・

【請求項21】 前記命令は32ビット長であり、

前記nは4であることを特徴とする請求項20記載のV LIWプロセッサ。

【請求項22】 3個以上のオペレーションフィールドを含む命令を解読し実行するデーク処理装置であって、第1の前記オペレーションフィールドには実行すべき命令の溶れを制御するオペコードが置かれ、

第2の前記オペレーションフィールドにはデータの転送 を制御するオペコードが置かれ、

第3の前記オペレーションフィールドにはデータの算術 論理演算を制御するオペコードが置かれ、

前記第1のオペレーションフィールドに置かれたオペコードを解読する第1の解読手段と、

前記第1の解読手段による解読結果に基づいて前記オペ コードによって指定された実行すべき命令の流れの制御 を実行する第1の実行手段と、

前記第2のオペレーションフィールドに置かれたオペコードを解読する第2の解読手段と、

前記第2の解読手段による解読結果に基づいて前記オペコードによって指定されたデータの転送の制御を実行する第2の零行手段と、

前記第3のオペレーションフィールドに置かれたオペコードを解読する第3の解読手段と、

前記第3の解読手段による解読結果に基づいて前記オペ コードによって指定されたデータの算術論理演算を実行 する第3の実行手段とを備えることを特徴とするVLI Wプロセッサ。

【請求項23】 前記第1のオペレーションフィールド の桁数は前記第2及び第3のオペレーションフィールド のいずれの桁数よりも小さいことを特徴とする請求項2 2記載のVLIWプロセッサ。

【請求項24】 前記第2のオペレーションフィールド の桁数は前記第3のオペレーションフィールドの桁数と 等いことを特徴とする請求項23記載のVLIWプロ セッサ、 【請求項25】 前記第1、第2及び第3のオペレーションフィールドに置かれた各オペコードの桁数は等しいことを特徴とする請求項24記載のVLIWプロセッサ.

【請求項26】 3個以上のオペレーションフィールドとフォーマットフィールドを含む命令を解読し実行するデータ処理装置であって、

第1の前記オペレーションフィールドには実行すべき命令の流れを制御するオペコード又は定数が置かれ、

第2の前記オペレーションフィールドにはデータの転送 を制御するオペコード又は定数が置かれ、

第3の前記オペレーションフィールドにはデータの算術 論理演算を制御するオペコード又は定数が置かれ、

前記フォーマットフィールドには、前記第1、第2及び 第3のオペレーションフィールドそれぞれに定数が置か れているか否かを指定するフォーマットコードが置か れ、

前記第1のオペレーションフィールドに置かれたオペコードを解読する第1の解読手段と、

前記第1の解読手段による解読結果に基づいて前記オペコードによって指定された実行すべき命令の流れの制御 を実行する第1の実行手段と、

前記第2のオペレーションフィールドに置かれたオペコードを解読する第2の解読手段と、

前記第2の解読手段による解読結果に基づいて前記オペコードによって指定されたデータの転送の制御を実行する第2の実行手段と、

前記第3のオペレーションフィールドに置かれたオペコードを解読する第3の解読手段と、

前記第3の解読手段による解読結果に基づいて前記オペ コードによって指定されたデータの算術論理演算を実行 する第3の実行手段と、

前記フォーマットコードを解読するフォーマット解読手 段と、

前記フォーマット解読手段により前記第1、第2及び第 3の少なくとも1つのオペレーションフィールドに定数 が置かれていると解読された場合に、その定数を取り出 して記憶する定数記憶手段とを備えることを特徴とする VLIWプロセッサ。

【請求項27】 前記命令が32ビット長であることを 特徴とする請求項22又は26記載のVLIWプロセッ サ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、VLIWアーキテ クチャを採るプロセッサに関し、特に、比較的短い語長 であってコード効率の高い命令を実行するプロセッサに 関する。

#### [0002]

【従来の技術】近年のマルチメディア関連機器の需要の

増大と電子機器の小型化に伴い、音声や画像データ等の マルチメディアデータを高速に処理できるマイクロプロ セッサが必要とされている。この要求に応えるマイクロ プロセッサとして、VLIW (Very Long Instruction Word) アーキテクチャを採るプロセッサ (以下、「VL IWプロセッサ)という。)がある。

【0003】VLIWプロセッサは、内部に複数の演算 ユニットを備え、1個のVLIWに置かれた複数のオペ レーションを同時並列に実行する。このようなVLIW は、コンバイラよってソースプログラムにおけるオペレ ーションレベルでの並列性が検出されスケジューリング された後に生成されたものである。ところが、特に機器 組み込み用途においては、プログラムのコードサイズが 問題となるために、256ピットの如く長いVLIW や、無動作命令(以下、「NOP命令」という。)が類 繁に挿入されたコード効率の悪いVLIWは好ましくな

【0004】比較的短い語長の命令を実行する従来のVLIWプロセッサとして、最大2個のオペレーションを同時に指定することができる32ビットの命令実行するVLIWプロセッサがある(例えば、特階平9-26878に開示されたデータ処理装置)。図15(a)及び図15(b)は、上配使来技術における命令フォーマットを示し、それぞれ、同時に2個のオペレーションを指定する命令フォーマットと示す。この使来技術は、2ビットのフォーマットライルド4100値によってその命ぐに置かれたオペレーションの数や実行順まを対している。

### [0005]

【発明が解決しようとする課題】しかしながら、上記従来技術では、32 ビット長の1個の命令で同時に指定できるオペレーションの数は最高で2個であり、その並列性は充分とは言えない。また、ある長さの信託を超える定数を用いた演算を行わせる場合には、命令のコード効率が低下してしまうという問題がある。例えば、32 ビットの定数をレジスタにセットするためにその定数を2つに分割し、定数の上位16 ビットをセットした後に下位16 ビットをセットした場合には、それらオペレーションの指定のためだけに2個の32 ビット長命令が消費されてしまう。

【0006】そこで、本発明はかかの問題点に鑑みてなされたものであり、比較的短い福長の命令であって、か、同時に多くのオペレーションを指定することができるコード効率のよい構造を有する命令、例えば、32ビット長の命令であれば3個以上のオペレーションを指定することができるような並列性の高い命令を実行するV LIWプロセッサを提供することを第1の目的とする。 【0007】また、本発明の第2の目的は、比較的短い 語長の命令であって、かつ、比較的長い語長の定数を扱 う場合においてもコード効率が低下しにくい構造を有す る命令を実行する V L I W プロセッサを提供することで ある。

### [0008]

【課題を解決するための手段】上記第1の目的を達成す なために本条明は、複数のオペレーションフィールドか たなる命令を実行するVL1Wプロセッサにおいて、前 記オペレーションフィールドの大きさが不勢一であり、 かつ前配命令の命令語長は前記命令の持つオペレーショ ンフィールドの数で割り切れないものであることを特徴 とする。

【0009】これによって、命令中の全てのオペレーションフィールドが同じ語長でなければならないという制限から解放され、コード効率のよい命令フォーマットを定義することが可能となるので、比較的知い語長の命令であって、かつ、同時に多くのオペレーションを指定することができるコード効率のよい構造を有する命令を実行するVLIWプロセッサが実現される。

【0010】また、上記第2の目的を達成するために本 発明は、2個以上のオペレーションフィールドを含む命 令を解読し実行するVLIWプロセッサであって、第1 の前記オペレーションフィールドにはオペレーションの 種類を指定する1個のオペコードのみ又は定数のみが置 かれ、第2の前記オペレーションフィールドには1個の オペコードとオペレーションの対象となるデータを指定 する1個以上のオペランドとの組又は定数のみが置か れ、前記第1のオペレーションフィールドにオペコード が置かれた場合に前記オペコードを解読する第1の解読 手段と 前記第1の解読手段による解読結果に基づいて 前記オペコードによって指定されたオペレーションを実 行する第1の実行手段と、前記第2のオペレーションフ ィールドにオペコードが置かれた場合に前記オペコード を解読する第2の解読手段と、前記第2の解読手段によ る解読結果に基づいて前記オペランドによって指定され たデータに対して前記オペコードによって指定されたオ ペレーションを実行する第2の実行手段とを備えること を特徴とする。

[0011] これによって、命令中のあるオペレーショ ンフィールドに無駄なコードを置く必要が生した場合で あっても、他のオペレーションで使用される定数で埋め ておくことが可能となるので、比較的知い選長の命令で あってもコード効率が低下しにくい構造を有する命令を 実行するVI IW プロセッサが実現される。

#### [0012]

【発明の実施の形態】以下、本発明に係るプロセッサの 実施の形態について、図面を用いて詳細に説明する。な お、本明細書では、「命令」とは本プロセッサが同時並 列に解読し実行するコード全体を意味し、「オペレーシ ョン」とは本プロセッサが多列に実行できる数値演算、 論理演算、転送、分岐等の処理単位又はその処理単位を 指定するためのコードを意味する。

(命令フォーマット)まず、本プロセッサが解読実行す る命令の構造について説明する。

【0013】本プロセッサは、VLIWプロセッサであり、32ビット固定長の命令を解読実行する。図1

7、 J 2 と 7 下回に対しています。 (2) (4) は、オアロセッサが実行 る命与5 0 0 7 ィール ド構成を示す図である。 図1 (b) ~図1 (d) は1 6 種類の命令フォーマットを示す図であり、そのうち、 図 1 (b) は3 オペレーション、図1 (c) は2 オペレー ション、図1 (d) は1 オペレー・ションを同時に指定できる命令フォーマットである。

【0015】図1(b)へ図1(d)において、"const"は炭軟であり、これが用いられるオペレーションの種類によっては即値、絶対番地、ディスアレースメント等の数値支数や文字定数を意味する。"op"はオペレーションの種類を指定するオペコードを、"Rs"はゾースオペランドとなるレジスタを、"Rd"はデスィネーションオペランドとなるレジスタを、"cc"は本プロセッサが備える専用の32ビットレジスタ(図3に示される定数レジスタ36)の格納値を分岐先の絶対番地又は相対番地(ディスアレースメント)とする分が新地又は相対番地(ディスアレースメント)とする分がオールーを変換する。

【0016】また、これらコードの直後に添付された数 値は、第1演算フィールドラの及び第2演算フィールド 60のいずれのオペレーションのために用いられるもの であるかを示す。例えば、フォーマットコードが"6" である命令フォーマットの場合であれば、P1.0フィ ールドラとに置かれた4ビットの定数"const1" とP2.1フィールドラ4に置かれた4ビットの定数 "const1"とは結合を大り、8ビットの定数 "const1"とは結合を大り、8ビットの定数

で c n s t 1" とは結合され、8ビットの定数として 第1演算フィールド59のオペコード"op 1" に対応 するソースオペランドになることを意味する。 【0017】また、数値を伴わない定数"c o n s t "

は、本プロセッサが備える専用の32ビットレジスタ (図3に示される定数レジスタ36) に格納される定数 を示す、例えば、フォーマットコードが"0"である命 令フォーマットにおけるP1.0フィールド52に置か れた4ビットの定数"const"は、暗黙的に指定さ れた実数レジスタ36に格納される定数である。

【0018】図2は、図1で用いられている3種類のオペコード "cc"、"op1" 及び "op2" それぞれ

によって指定される具体的でスペレーションを説明する 図である。4 ビットのオペコード"cc"は、16種類 の分岐オペレーションの中の一つを指定する。1つの分岐オペレーションは、分岐条件と分岐形式によって特定される。分岐形式には、上記定数レジスタ36の倍納値を分岐先の絶対衝池として分岐する形式(ニーモニック表示にいい。1 に が続けされていたの)と相対表地として分岐する形式(ニーモニック表示において"!"が添けされていたいの)と相対表地として分岐する形式(ニーモニック表示において"!"が添けされていたいの)と初める。例えば、オペコード"e‐g"は、直筋入岐射を将したいるもの)とがある。例えば、オペコード"e‐g"は、直筋入岐射を形式(ニーモニック表示において"!"が添けされているもの)とがある。例えば、オペコード"e‐g"は、直筋入岐射表が等にい場合た色砂井を指定による分岐を行なうオペレーションを意味し、オペコード

"eq!"は、直前の比較結果が等しい場合に相対番地 指定による分較を行なうオペレーションを窓味する。 【0019】4ビットのオペコード "op!"は、"a dd"(加算)、"sub"(減算)、"mul"(異 事)、"and"(論理積)、"or"(論理和)等の 算結論理模定に属するオペレーションの一つを指定する 場合と、"mov"(ワード(32ビット)データの転送)、 "movb"(バイトデータの転送)等のレジスタ・レ "movb"(バイトデータの転送)等のレジスタ・レ

"movb" (パイトデータの転送)等のレジスタ・レ ジスタ間転送に属するオペレーションの一つを指定する 場合とがある。

【0020】4ビットのオペコード"op2"は、上記 オペコード"op1"と同様の芽物論理演算及びと タ・レジスク間転送に加えて、"1 d" (メモリからレ ジスタへの1ワードデータのロード)、"st" (レジ スタからメモリへのワードデータのストア)等のレジス タ・メモリ門転送に属するオペレーションの一つを指定 する場合がある。

【0021】次に、図1(a)に示された各フィールド 51、52、59、60の特徴を説明する。P0.0フィールド51は、この命令50のフォーマットを特定する4ビットのフォーマットコードを置くためのフィールドであり、具体的には、図1(b)〜図1(d)に示された16種類の命令フォーマットの一つを特定する。

【0022月10日の30円の19月10日の19日間では、10022月110日の19日間では、10022月110日の19日間では、1002年11日の19年11日の19日間では、1002年

れる場合 (フォーマットコード=4、5の場合) とがある。

【0023】一方、このP1.0フィールド52に分検 用のオペコード"cc"が置かれた場合(フォーマット コード=2.3、Aの場合)には、定数レジスタ36に 格納された定数を分岐先の絶対番地として、又は、相対 番地(ディスプレースメント)として分岐することを意 (メモリ)とのデータの転送を伴わないオペレーショ ン(算補論理演算、レジスク間転送)を指定するための オペコードとオペランド(ソース及びデスティネーショ ンとの観えは室数が置かなる

【0024】第2演算フィールド60は、上記第1演算フィールド59の場合に加えて、本プロセッサと外部
(メモリ)とのデータの転送を伴うペレーション(レジスタ・メモリ間転送)を指定するためのオペコードとオペランドとの組が置かれることもある。なお、以上のようなオペレーションの種類の各フィールドへの割り亡は、ノイマン型の本プロセッサにおいては2つ以上の分岐オペレーションを同時に実行する必要がないこと、本プロセッサと外部(メモリ)とのオペランドの入出力ボート(図3におけるオペランドアクセス部40)を1つに限度していること等に基づく。

【0025】ここで、図1(b)~図1(d)に示された命令フォーマットには以下の特徴がある。第1に、定数"const"に着目して判るように、定数レジスタ36に定数を格納させる命令フォーマットは次の3通りである。

- (1)フォーマットコードが"0"又は"1"の場合: この命令では、P1.0フィールド52に置かれた4ビットの定数が定数レジスタ36に格納される。
- (2) フォーマットコードが"4"の場合:この命令では、P1.0フィールド52~P2.2フィールド55に置かれた16ビットの定数が定数レジスタ36に格納される。

(3) フォーマットコードが"5"の場合: この命令では、P1.0フィールド56でよ、P1.0フィールド58に置かれた16ビットの定数が定数レジスタ36に格納される。

【0026】第2に、本プロセッサでは、1個の命令に 最大3つのオペレーションを指定することができるが、 その場合には、図1(b)に示された3オペレーション 用の命令フォーマットから判るように、それら3つのオ ペレーションの種類は次のいずれかの組み合わせにな エ

- (1) 4ビットの定数を定数レジスタ36にセットする オペレーションと2個の汎用オペレーション(フォーマットコードが"0"、"1"の場合)
- (2)定数レジスタ36にセットされた値を絶対番地又は相対番地として分岐するオペレーションと2個の汎用

オペレーション (フォーマットコードが "2"、"3" の場合)

このように、本プロセッサの命令は、わずか32ビット 長でありながら最大3つのオペレーションを同時に指定 することができるコード効率の高いフィールド構成を有 している。

(プロセッサのハードウェア構成)次に、本プロセッサ のハードウェア構成を説明する。

【0027】図3は、本発明に係るプロセッサのハードウェア構成を示すプロック図である。本プロセッサは、 上述したように、最大3つのオペレーションを並列実行するVLIWプロセッサであり、大きく分けて、命令レジスタ10、解読部20及び実行部30から構成され

[0028]命令レジスタ10は、命令フェッチ部39 から送られてきた1個の命令を保持する32ビットのレ ジスタである。解読部20は、命令レジスタ10に保持 された命令を解説し、その解説結果に応じた制御線を実 行部30に出力するものであり、大きく分けて、フォー マットデコーダ21と命令デコーダ22とからなる。

【0029】命令ゴーダ22はさらに、P1.074 ルド12に保持されたオペコード"cc"を解読して 的結果に基づいてPC部33を制御するが帳ブコーダ2 3と、P2.074ールド13に保持されたオペコード を解読しその結果に基づいて第1演算部37を制御する 第1演算ブコーダ24と、P3.074ールド16に保 持されたオペコードを解読しその結果に基づいて第2演 算部38及びオペランドアクセス部40を制御する第2 海管ゴーサイク5とからかる。

【0030】フォーマットデコーダ21は、P0.0フィールド11に保持された4ビットのフォーマットコードをデコードすることによって命令レジスク10に保持された命令のフォーマットが図1(b)ト図1(d)に示された16種期のうちのいずれであるかを特定し、その結果に応じて分岐デコーダ23、第1演算デコーダ24及び第2演算デコーダ25による解読動作を許可又は禁止したり、実行部30の定数レジスタ制物部32を動作させたりする。

【0031】なお、上記デコーダ21、23~25は、 基本的には1サイクルに1つのオペレーションを解説 し、実行部30に制御信号を与える。また、命令レジス タ10と実行部30を接続する26ビットの定数信号様 26は、命令レジスタ10に置かれた定数やオペランド 安実行部30に転送するためのバスである。実行部30 は、解読部20での解読結果に基づいて、最大3つのオ ペレーションを並列実行する回路ユニットであり、実行 制御部31、PC部33、レジスタ群34、第1演算部 37、第2演算部38、命令フェッチ部39及びオペラ ンドアクセス部40からなる。なお、この実行部30の うち定数レジスタ制脚部32、PC部33及び突数レジ スタ36については、別の図面においてさらに詳細な構 成を示している。

[0032]実行制則部31は、解誌部20での実行前 果に基づいて実行部30の各構成要素33~40を制御 する制御间隔や配線の総称であり、通常のプロセッサが 備える構成要素(タイミング制御、動作許可禁止制御、 ステータス管理、割り込み制御等の回路)の他に本プロ セッサに特有の定数レジスタ制御部32を有する。定数 レジスタ制御部32は、フォーマットデコーグ21から の指示に基づいて命令レジスタ10に保持された4ビット スは16ビットの定数(const)を定数レジスタ 36に指納する制御を行なう。

【0033】PC(プログラムカウンタ)部33は、分 検デコーダ23による削却の下で、次に解説実行すべき 高令が置かれいる図示されていない外部メモリ上のア ドレスを命令フェッチ部39に出力する。命令フェッチ 部39は、32ビットのIA(インストラクションアド レス)バス及び32ビットのID(インストラクション データ)バスを通じて図示されていない外部メモリから 命令プロックをフェッチし、内部の命令キャッシュに保 持すると共に、PC部33から出力されたアドレスに相 当する命令を命令レジスタ10に保給する。

国 9 の 3 日 ) レジスク群3 4 は、1 5 個の 3 2 ビット汎 用レジスク3 5 と 1 個の 3 2 ビット定数レジスク 3 6 から構成される。これら 1 6 個のレジスク 3 5、3 6 に格 前やれた値は、第 1 演算デコーグ 2 4 及び第 7 湾海第デコ ーグ 2 5 での解読結果に基づいて、第 1 演算部 3 7 及び 第 2 演算部 3 8 に転送され、ここで演算が聴され、又 は、こと 年に 運送した後に、レジスク群3 4 又はオペ ランドアク と 2 部 4 0 に送られる。 なお、定数レジスク 3 8 での演算に用いられる他に、P C 部 3 3 にも転送され、ここで分較先となる有効アドレスを生成するために 用いられる。

【0035】第1演算部37は、2個の32ビットデータに対して第稿論理演算を行立うALUと乗算を行う乗 算器とを内部に有し、第1演算デコーダ24による制御 の下で2種類のオペレーション(第稿論理算とレジス 夕間転送)を実行する。第2演算部38も、第1演算部 37と同様に、2個の32ビットデータに対して資格論 理算を存むるALUと乗車を行う乗算器と内部に有 し、第2演算デコーダ25による制御の下で2種類のオペレーション(算術論理演算とレジス夕間転送)を実行

【0036】オペランドアクセス部40は、第2演算デ コーダによる制御の下でレジスタ群34と図示されてい ない外部メモリとの間でオペランドの転送を行なう回路 であり、そのオペランドやオペランドアドレスを保持命 るバッファを内部に有する。具体的には、例えば、あり レジスタ10のP3.174ールド16にオペコード "1d"が覆かれていた場合には、外部メモリに置かれていた1ワードのデータがオペランドアクセス部40を 経てレジスタ群34のいずれかのレジスタにロードされ、また、オペコード"st"が覆かれていた場合には、レジスタ群34のいずれかのレジスタの格納値が外部メモリにストアされる。

[0037]上記PC部33、レジスタ群34、第1演 算部37、第2演算部38及びオペランドアクセス部4 0は、図示されるように、内部バス(L,1パス、R1パ ス、L2パス、R2パス、D1パス、D2パス)で接続 されている。なお、L1パス及びR1パスはそれぞれ第 1演算部37の2つの入力ポートに、L2パス及びR2 パスはそれぞれ第2演算部38の2つの入力ポートに、 D1パス及びD2パはそれぞれ第1演算部37及び第 2演算部38の出力ポートに接続されている。

(定数レジスタ36及びその周辺回路の詳細な構成)次 に、定数レジスタ36及びその周辺回路について詳細に 説明する。

【0038】図4は、定数レジスタ36及びその局辺目 器の詳細な構成と接続関係を示すブロック図である。な お、図中の配理値("0")27は、定数 "0"を示す 4本の信号線の固定的な配線を意味する。定数レジスタ 制御部32は、5個の3入力セレクタ32~32~2 3個の4入力セレクタ32~32~2 とびスタ36は、8個の4ビット幅レジスタ36a~3 61からなる。なお、各入出力データは並列4ビットで ある。

【0039】実数レジスク制御部32は、フォーマット デコーダ21及び命令デコーダ22からの制御信号に従 って上記を個の入力セレクタ32a~321を制御する ことで、以下に示す4週りの格納方法のいずれかの方法 により、命令レジスタ10に保持された実数又は七つ 定数レジスタ36に格納させる。図5(a)~図5

(d) は、その4通りの格納方法を説明する図である。 【0040】図5(a)は、フォーマットデコーダ21 によってPO.0フィールド11に保持された値が

"0"又は"1"であると解説された場合の総納方法を示す。これは、P1.07イールド12に置かれた4ビ 取りたの定数のみを定数レジスタ36に格制する場合に発 当する。具体的には、定数レジスタ36に保持されたデ ータを4ビット単位で上位にシフトさせると同時に、命 令レジスタ10のP1.07ィールド12に保持された 4ビットの定数を定数レジスタ36の最下位の4ビット レジスタ361に格納する。

【0041】図5(b)は、フォーマットデコーダ21 によってP0.0フィールド11に保持された値が "4"であると解読された場合の格納方法を示す。これ は、P1.0フィールド12~P2.2フィールド15 に置かれた16ビットの定数を定数レジスタ366格納 する場合に相当する。具体的には、定数レジスタ36の 下位16ビット36e~36hに保持されたデータを上位16ビット36a~36dにシフトさせると同時に 命令レジスタ10のP1.07 つィールド12~P2.2 フィールド15に保持された16ビットの定数を定数レ ジスタ36の下位16ビット36e~36hに榕椅す ス

【0042】図5(c)は、フォーマットデコーダ21 によってPO. 0フィールド11に保持された値が "5"であると解読された場合の格納方法を示す。これ は、P1.0フィールド12とP3.0フィールド16 ~P3.2フィールド18に置かれた16ビットの定数 を定数レジスタ36に格納する場合に相当する。具体的 には、定数レジスタ36の下位16ビット36e~36 hに保持されたデータを上位16ビット36a~36d にシフトさせると同時に、命令レジスタ10のP1.0 フィールド12とP3.0フィールド16~P3.2フ ィールド18に保持された16ビットの定数を定数レジ スタ36の下位16ビット36e~36hに格納する。 【0043】図5(d)は、フォーマットデコーダ21 によってPO、 0フィールド11に保持された値が "2"、"3" 及び "A" のいずれかであると解読され た場合又は命令デコーダ22によってP2.1フィール ド14、P2. 2フィールド15、P3. 2フィールド 17及びP3.3フィールド18の少なくとも一つに定 数レジスタ(R15)が指定されている場合の格納方法 を示す。これは、P1,0フィールド12に置かれた分 岐オペレーション、第1演算フィールド59及び第2演 算フィールド60の少なくとも一つのオペレーションに よって定数レジスタ36の格納値が使用された(読み出 された) 後に、定数レジスタ36にオールゼロを格納す る(定数レジスタ36をクリアする)場合に相当する。 【0044】具体的には、定数レジスタ36の格納値が PC部33、第1演算部37及び第2演算部38のいず れかに読み出された直後に、32ビットの定数 "0" を 定数レジスタ36に格納する。なお、定数レジスタ36 の使用後にクリアしておくのは、定数レジスタ36には 常にゼロ拡張された値が格納されていることを保証する ためである。ここで、ゼロ拡張とは、ある数値の有効桁 数が一定の桁数に満たない場合に、その有効桁より上位 の桁全てをゼロで埋める処理をいう。

【0045】以上のように、命令レジスタ10のP0. 0フィールド11の値が"0"、"1"、"4"、

"5"の場合には、定数レジスタ36に既に格納された 定数をシフトさせながら新たな定数が定数レジスタ366 に格納される。また、定数レジスタ36は、その格納値 が一旦読み出されて使用されると、その内容は消去され る。このようにして、定数レジスタ36は、その内容が 読み出されるまで、次々に格納される定数を蓄積してい くことができる。

(PC部33の詳細な構成)次に、PC部33の詳細な

構成を説明する.

【0046】図6は、PC部33の詳細な構成を示すプロック図である。PC部33は、定数"4"を示す固定的な配線である固定値("4")33a、2人力セレクタ33b、加算器33c、次に解説実行すべき命令のアドレスを保持するPC33d及び4入力セレクタ33 b、ため情成される。このPC部33では、解読部20からの制御信号に使ってセレクタ33b、33をが動作することにより、以下の3通9の値のいずれかが特別アドレスとしてセレクタ33eから命令フェッチ部39に出力される。

### (1) PC33dの内容に "4" を加算した値

これは、分岐しないで順次に実行する場合、即ち、解読 実行された命令に分岐オペレーションが指定されていな い場合に相当する。なお、"4"を加算するのは、1つ の命令の長さが4バイト(32ビット)であることによ る。

(2) PC33dの内容に定数レジスタ36の内容を加算した値

これは、定数レジスタ36の内容を相対番地として分岐 する場合、例えば、P1.0フィールド12によって相 対番地による分岐が指定されていると分岐デコーダ23 が解謝した場合が該当する。

#### (3) 定数レジスタ36の内容

これは、定数レジスタ36の内容を絶対番地として分岐する場合、例えば、P1.0フィールド12によって絶対番地による分岐が指定されていると分岐デコーダ23が解読した場合が該当する。

【0047】以上のように、このPC部33は、専用の 加算器33cを備え、定数レジスタ36に保持された値 を直接用いる構成となっているので、第1歳算器37や 第2演算部38での演算とは独立並行して、定数レジス タ36の協特値を絶対新地又は相対番地として分岐する 果行制酵を行ることができる。

(プロセッサの動作)次に、具体的な命令を解説実行した場合の本プロセッサの動作について説明する。 【0048】図7は、32ビットの定数を扱う処理の一

例を示すフローチャートである。本図には、レジスタR 0とR1との格納値の差を求め、ステップS80)、そ の結果にレジスタR2の格納値を掛け(ステップS8 1)、さらにその結果に32ビットの定数"0×876 54321"(16進数の"87654321")を加 2(ステップS82、S83)、最後にレジスタR3を クリアしておく(ステップS85)という処理が示され

【0049】図8は、図7に示された処理内容を本プロ セッサに行なわせるプログラムの例を示す図である。こ のプログラムは、3個の命令71~73から構成されて いる。1行が1個の命令に相当し、各命令の内容は各フ ィールドに置かれたニーモニックで表現されている。な お、定数は全て16進数で表現されている。また、"fmtn ( $n=0\sim F$ )" はフォーマットコード"n" を示し、"Rn ( $n=0\sim 15$ )" はレジスタ群34の中の1つのレジスタを示す。なお、"R15" は定数レジスダ36を実践する。

【0050】図9は、図8に示されたプログラムを実行 した場合の本プロセッサの動作を示すタイミングチャー 下である。本図には、クロックサイクル、汎用トジスタ R0~R3及び定数レジスタR15の内容、4つのバス L1、R1、L2、R2を流れるデータが示されてい る。上記図8及び図9を用いて、各命令71~73ごと の本プロセッサの動作を説明する。

(命令71)命令71が命令レジスタ10にロードされると、本プロセッサは図9のクロックサイクルt0~t1に示された動作をする。

【0051】フォーマットデコーダ21は、命令レジス 夕10のPO、0フィールド11の値("fmt4") から、この命令はフォーマットコードが"4"の2オペ レーション命令であると判断し、以下の2つのオペレー ションが延列実行されるように実行部30を制御する。 (1) 第10 オペレーション

定数レジスタ制制部3 2は、内部の8個のセレクタ32 a~321を削削することで、図5 (b) に示された格 拡力法により、P1.07イールド12~P2.27イ ールド15に保持された16ビットの定数 (0x876 5) を定数レジスタ36の下位16ビットに格納する。 その結果、図のクロックサイクルも0~11に示され るように、定数レジスタR15の内容は、それまでの "0×000000000" から"0×00000876 5" に容作る。

(2)第2のオペレーション

第2演算部38は、汎用レジスタR0の内容("0×333333")と汎用レジスタR1の内容("0×3222222")とを入力とし、ここで減算した後に、その結果と再び汎用レジスタR0に格的する。その結果、図9のクロックサイクルt0~t1に示されるように、汎用レジスタR0の内容は、それまでの"0×3333333"から"0×111111111"に変化する。

(命令72)次に、命令72が命令レジスタ10にロードされると、本プロセッサは図9のクロックサイクルt1~t2に示された動作をする。

【0052】フォーマットデコーダ21は、上記命令7 1の場合と同様に、命令レジスタ10のPO.0フィー ルド11の値("fmt4")から、この命令はフォーマットコードが"4"の2オペレーション命令であると 判断し、以下の2つのオペレーションが並列契行される ように実存第30を削削する

(1)第1のオペレーション

定数レジスタ制御部32は、内部の8個のセレクタ32

a~32hを制御することで、図5(b)に示された格 納方法により、P1.07イールド12~P2.27イ ールド15に保持された16ビットの定数(0×432 1)を定数レジスタ36の下位16ビットに掲飾する。 その結果、図9のクロックサイクルt1~t2に示され るように、定数レジスタR15の内容は、それまでの "0×00008765" から"0×8765432 1"に変化する。

### (2)第2のオペレーション

第2演算部38は、汎用レジスタR2の内容("0×0 0000004")と汎用レジスタR0の内容("0× 11111111")とを入力とし、ここで乗算した後 に、その転乗を再び汎用レジスタR0に俗格的する。その 結果、図9のクロックサイクルセ1~セ2に示されるよ うに、汎用レジスタR0の内容は、それまでの"0×1 1111111"から"0×44444444"に変化 する。

(命令73) 最後に、命令73が命令レジスタ10にロードされると、本プロセッサは図9のクロックサイクル t2~t3に示された動作をする。

【0053】フォーマットデコーダ21は、命令レジス タ10のPO. のフィールド11の値("fmt7") から、この命令はフォーマットコードが"7"の2オペ レーション命令であると判断し、以下の2つのオペレー ションが並列実行されるように実行部30を制御する。 (1) 第10カペレーション

(1) 赤しのパンレーション 第1演算部 7 は、定数レジスタR 1 5 の内容 ("0× 87654321"))値と汎用レジスタR 0の内容 ("0×4444444)とを入力とし、それらを加 寛した後に、その結果を再び汎用レジスタR 0に格納す る。その結果、図9のクロックサイクルセ 2~七 3 に示 されるように、汎用レジスタR 0の内容は、それまでの "0×44444444"から"0×C BA 9876 5"に変化し、定数レジスタR 1 5 の内容はクリアされ

### (2)第2のオペレーション

第2演算部38は、P1.0フィールド12とP3.1 フィールド17に分割して置かれた8ビットの定数

("0x00")を入力とし、そのまま通過させて、汎 用レジスタR 3に格納する、その結果、図9のクロック サイクルt 2~t 3に示されるように、汎用レジスタR 3の内容は、それまでの"0xFEDCBA98"から "0x000000000"に変化する。

【0054】以上のようにして、本プロセッサにおいて、32ビットの定数"0x87654321"は、2個の命令71、72に跨って分割配置され、順次定数レジスタ36にシフトされたがら格納された後に、第3番目の命令73によって利用された。このようにして、図7のフローチャートに示された処理が3個の命令773によって実行される。次に、16ビットの定数を扱

う別のプログラムを用いて本プロセッサの動作を説明す z

【0055】図10は、16ビットの定数を扱うプログ ラムの例を示す図である。このプログラムは、5個の命 令74~78から構成されている。各命令71~73ご トの本プロセッサの動性は以下の通りである。

(命令74)命令74が命令レジスタ10にロードされると、フォーマットデコーダ21は、命令レジスタ10 のPO. 0フィールド11の値("fmt0")から、この命令はフォーマットコードが"0"の3オペレーション命令であると判断し、以下の3つのオペレーションが全列実行されるように実所第30を制御する。

### (1)第1のオペレーション

定数レジスタ制餅部32は、内部の8個のセレクタ32 a~32れを制御することで、図5(a)に示された格 納方法により、P1.07ィールド12に保持された4 ビットの定数("0×8")を定数レジスタ36の最下 位の4ビットレジスタ36に格納する。

#### (2)第2のオペレーション

第1演算部37は、汎用レジスタR6の値を入力とし、 そのまま通過させて、汎用レジスタR1に格納する。

### (3)第3のオペレーション

同様に、第2演算部38は、汎用レジスタR7の値を入 力とし、そのまま通過させて、汎用レジスタR2に格納 する。

(命令75) 同様にして、命令75が命令レジスタ10 にロードされると、フォーマットブコーダ21は、この 命令はフォーマットコードが"0"の3オペレーション 命令であると判断し、以下の3つのオペレーションが並 列案行されるように実存据30を制御する。

#### (1)第1のオペレーション

定数レジスタ制精部32は、内部の8個のセレクタ32 a~32 を制御することで、図5(a)に示された格 が力法により、P1.0フィールド12に保持された4 ビットの定数(\*0×7\*)を定数レジスタ36の最下 位4ビットレジスタ36 hに格納する。この結果、定数 レジスタ36の下位8ビットには定数\*0×87\*がセ

#### (2)第2のオペレーション

第1 演算部 3 7 は、汎用レジスタR0 とR1 の値を入力とし、ここで加算した後に、その結果を再び汎用レジスタR1 に格納する。

### (3)第3のオペレーション

同様に、第2演算部38は、汎用レジスタR0とR2の 値を入力とし、ここで加算した後に、その結果を再び汎 用レジスタR2に格納する。

(命令76、命令77) 同様にして、命令76、77が 実行されることにより、定数レジスタ36の下位16ビットには定数"0×8765" がセットされる。

(命令78)命令78が命令レジスタ10にロードされ

ると、本プロセッサは、図8に示された命令73の場合 と同様の動作をする。

【0056】以上のようにして、本プロセッサにおいては、16ビットの定数"0x8765"は、4個の命令 74~77に跨って分割配置され、順次定数レジスタ3 6にシフトされながら格納された後に、第5番目の命令 78によって利用された。

(通常のプロセッサとの比較)次に、上記図8及び図1 のに示されたプログラムと同一内容の処理を通常のプロ セッサに行なわせた場合について説明し、本発明に係る プロセッサと比較する。なお、ここでいう通常のプロセ ッサとは、本発明に係るプロセッサの定数レジスタ36 や定数レジスタ制御部32の如く、分割された定数を蓄 積して格帥する手段のみを有しないプロセッサをいい、 32ピット間定長の命令を実行するものとする。

【0057】図11(a)は、この通常のプロセッサが 実行する命令のフォーマットを売す。つまり、通常のプ ロセッサは、3種類の2オペレーション命令101~1 03と1種類の1オペレーション命令101~1 03と1種類の1オペレーション命令104を実行する 6のとする。図12は、図8に示されたプログラムと同 一内容の処理、即ち、図7のフローチャートに示された 処理を通常のプロセッサに行なわせるプログラムの例で

【0058】図12と図8とを比較して判るように、通常のプロセッサ用のプログラムは、本売明に係るプロセッサ用のあのよりも2個の命令だけ多くなっている。なお、命令105、106にnopコードが含まれるのは、命令106は命令105での演算結果を用いるので、これらの命令を並列に実行させることができないからである。また、1個の定数"0×87654321"を上位16ビットと下位16ビットの2つに分割して定数レジスタト1にセットしているのは(命令107、108)、32ビットの1個の命令の中に、セット命令のオペコードと32ビットの2数の両方を同時に配置することは不可能だからである。

【0059】同様に、図13は、図10に示されたプロ グラムと同一内容の処理を通常のプロセッサに行なわせ るプログラムの例である。図13と図10とを比較して 判るように、通常のプロセッサ用のプログラムは、本発 明に係るプロセッサ用のものよりも1個の命令だけ多くが 実行する命令は、32ビットという比較的短い語長であ りながら最大3つのオペレーションを同時に指定することができるコード効率の高いフィールド構成を有している。

【0060】そして、本発明に係るプロセッサによれば、16ビットや32ビットの定数が複数の命令に跨って分割配置されていても、それらは定数レジスタ36に 蓄積して格納されることで元の定数に復元され、分較や

算術演算等のオペレーションに使用される。つまり、命令中に生じた小さな領域であっても、定数を分割して埋めておくことができるので、遺帯のプロセッサに実行させる場合よりもプログラムのコードサイズは縮小される。以上、本発明に係るプロセッサについて、実施形態に基づいて説明したが、本発明はこれら実施形態に限られないことは分離である。即ち、

(1)上記実施の形態では、命令50は、32ビット長 であり、8個の4ビット長のフィールドからなり、最大 3個のオペレーションを指定することができる構造を有 したが、本発明は、これら数値に限定されるものではな い

【0061】例えば、上記フィールド構成にさらに、1個の4ビット長のオペコードと1個の4ビット長のオペコードと1個のメビットの動力がある8ビット長のフィールドを加えた合計40ビット長の命令とすることもできる。これによって、40ビットという比較的短い話長の命令でありながら最大4つのオペレーションを同時に実行させることができるコード効率の高い命令が定義される。

(2)また、32ビット固定長命令によって3個のオペレーションを同時に指定することができる命令の精造して、図1(a)に示された命令構造の性できる。これら図中において、縦線の最小関係は1ビット長を示し、"fmt"はフォーマットフィールドを示す。

【0062】図14(a)に示された構造の命令であれば、上温実施形態の命令に比較し、より多くの命令フォーマットを定義することができる点、及び、3つのオペレーションフィールドそれぞれに少なくとも1個のオペランドを置くことができる点において優る。図14

(b) ~図14(d) に示された構造の命令であれば、 上記実施形態の命令に比較し、2個のオペコード("o p2"、"op3") の桁数が大きいので、より多くの 種類のオペレーションを定義することができる点におい で優る。

(3)また、上記実施の形態の命令50では、暗黙的な オペランド(定数レジスタ36の格納値)を用いるフィ ールドは1箇所だけであったが、これに限定されるもの ではなく、2箇所以上であってもよい。新たな命令フォ ーマットを定義することで対応すればよい。

(4)また、上記実施の形態では、数値定数を扱う例が 示されたが、文字定数であってもよいことは言うまでも ない。複数の命令に跨って分割配置された文字定数であっても、定数レジスタ36への複数回の格納によって、 桁数の長い示の文字字数が復元されるからである。

(5)また、上記実施の形態では、図1(b)~図1 (d)の命令フォーマットから判るように、1個の命令 によって定数レジスタ36に格納させることができる定 数の桁数は4ビット及び16ビットのいづたかであった が、本発明はこの桁数に限定されるものではない。例えば、12ビットや28ビットの定数を定数レジスタ36 に格納するための命令フォーマットを定義してもよい。 そのためには、定数レジスタ36の周辺回路の接続関係 を変更すればよい。

### [0063]

【発明の効果】以上の説明から明らかなように、 本発明 は、 複数のオペレーションフィールドからなる命令を実 行するVL 1 Wプロセッサにおいて、 前記パペレーショ ンフィールドの大きさが不均一であり、かつ前記命令の 命令語 長は前記命令の持つオペレーションフィールドの 数で割り切れないものであることを特徴とする

【0064】これによって、命令中の全てのオペレーションフィールドが同じ語長でなければならないという制限から解放され、コード効率のとい命令フォーマットを定義することが可能となるので、比較的短い語長の命令であって、かつ、同時に多くのオペレーションを指定することができるコード効率のよい構造を有する命令を実行するVLLWプロセッサが実現される。

【0065】ここで、複数のオペレーションフィールドからなる命令を実行するVLIWプロセッサにおいて、前記オペレーションフィールドの大きさが不均一であり、かつ前記命令は3つのオペレーションフィールドを32ビットの命令語長中に持つものであるとすることもできる。これによって、32ビット長で3個のオペレーションを指定することができる並列性の高い命令を実行するVLIWプロセッサが実現される。

【00661また、複数のオペレーションフィールドか ななる命令を実行するVLIWプロセッサにおいて、前 配オペレーションフィールドのうち少なくとも1つはオ ペランドの数が異なるものであるとすることもできる。 これによって、命令中の全てのオペレーションフィール ドが同じ個数のオペランドを有さなければならないとい う制限から解放されるので、コード効率のよい命令フォ ーマットを定義することが可能となる。

【0067】また、複数のオペレーションフィールドからなる命令を実行するVLIWプロセッサにおいて、前記ペレーションフィールドのうち1つはオペコードのみからなるとすることもできる。これによって、命令中の全てのオペレーションフィールドにオペコードとオペランドとの組が置かれる場合に比べ、命令の語長は短縮されるので、コード効率のよい構造を有する命令を実行するVLIWプロセッサが実現される。

【0068】また、2個以上のオペレーションフィールドを含む命令を解説し実行するVLIWプロセッサであって、第1の前記オペレーションフィールドにはオペレーションの種類を指定する1個のオペコードのみが置かれ、第2の前記オペレーションの対象となるデータを指定する1個以上のオペランドとの組が置かれ、前記第1のオ

ペレーションフィールドに置かれたオペコードを解説する第1の解読手段と、前記第1の解読手段による解読結 果に基づいて前記オペコードによって指定されたオペレーションを実行する第1の実行手段と、前記第2のオペレーションフィールドに置かれたオペコードを解説する2の解読手段による解読料果に基づいて前記オペランドによって指定されたオペレーションを実行する第2の実行手段とを備えるとすることもできる。

【0069】これによって、命令中の少なくとも1つの オペレーションには明示的なオペランドを伴わないオペ コードのみを置くことができるので、命令語裏も退縮さ れる。また、前記第1のオペレーションフィールドに置 かれたオペコードの桁数は前記第2のオペレーションフ ィールドに置かれたオペコードの桁数と等しいとするこ ともできる。

【0070】これによって、命令中に置かれる全てのオペコードの桁数を共通にすることができるので、デコーダロ路等が簡単化される。まな、前記命令に含まれるオペレーションフィールドは3個であり、第3の前記オペレーションフィールドは前記第2のオペレーションフィールドと1個のオペランドとの組が置かれ、前記VLIWプロセッサはさらに、前記第3のオペレーションフィールドにオペコードを置かれた場合に前記オペコードを解散する第3の解読手段と、前記第3の解読手段と、方に第3年で発達されたオペコードの電がオペコードを指数する第3の解読手段と、前記第3の解読手段とがでまず、アに対して前記オペコードによって指定されたオペレーションを実行する第3の実行手段とを備えるとすることもできる。

【0071】これによって、同時に3個のオペレーションを実行するVLIWプロセッサが実現される。また 前記第10実行手段は、実行すべき命令の強力を制御するとすることもできる。これによって、一般的に多くの 桁数を必要としない分岐オペレーションが所数の小さい オペレーションフィールドに割り当てられるので、コード効率のとい命令セットが完整される。

【0072】また、前記第2の実行手段は、前記第2の オペランドフィールドに置かれたオペランドによって指 定されたデータの転送を前側し、前記第3の実行手段 は、前記第3のオペランドフィールドに置かれたオペラ ンドによって指定されたデータの算術論理演覧を実行す るとすることもできる。これによって、外部メモリとの データ転送は命令中の1個のオペレーションだけによっ て指定されることになるので、VLIWプロセッサが備 えるベきオペランドアクセス回路は簡単化される。

【0073】また、2個以上のオペレーションフィールドを含む命令を解読し実行するVLIWプロセッサであって、第1の前記オペレーションフィールドにはオペレ

ーションの種類を指定する1個のオペコードのみ又は定数のみが電かれ、第2の前記ポペレーションフィールドには1個のカペコードとオペレーションフィールドには1個のカペコードとオペレーションフィールドにオペコードを解放する1の解説手段と、前記第1の解説手段による解説手段と、前記第1の解説手段による解説手段と、前記第1の解説手段による解説を1の解説手段と、前記第2のオペレーションを実行する第1の実行手段と、前記第2のオペレーションフィールドにオペコードが置かれた場合に前記オペコードを解説する第2の解説手段と、前記第2の解説手段と前記年2カイルージョンフィールドにオペコードが置かれた場合に前記オペコードを解説する第2の解説手段と、前記第2カイルージョンを実行する第2の解説手段と、前記第2カイルージョンをよってきたまれたデータに対して前記オペコードによって指定されたオペレーションを実行する第2の実行手段とを備えるとするとともできる。

【0074】これによって、命令中のあるオペレーションフィールドに無駄なコードを置く必要が生じた場合であっても、他のオペレーションで使用される定数で埋めておくことが可能となるので、比較的短い語長の命令であってもこード効率が底下しにくい精適を有する命令を実行するVLIWプロセッサが実現される。また、前配命句はさらに、前記第1及び第2のオペレーションフィールドそれぞれに定数のみが置かれているか否かを指定するフォーマットコードが置かれたフォーマットコードを解読するフォーマットはどもに、前記フォーマットコードを解読するフォーマットはどり、第記フォーマット解読手段とより前記フォーマット解読手段とより前記フォーマット解読手段とより前記フォーマット解読手段とより前記フォーマット解読手段とより前記フォーマット解読手段とより前記フォーマット解読手段とより前記フォーマット解読手段とが第3の少なども1つのオペレーションフィールドに変数

のみが置かれていると解読された場合に、その定数を取 り出して記憶する定数記憶手段とを備えるとすることも

できる。
[ (0075] これによって、オペレーションフィールド
に埋められた定数は定数記憶手段に格納され、他の命令
中に置かれたオペレーションによってその定数を利用することが可能となるので、比較的短い語長の命令であって、かつ、比較的長い語長の定数を扱う場合においてもコード効率の低下が回避される。また、前記フォーマットフィールドの桁数、前記第1のオペレーションフィールドの桁数、前記第2及び第3のオペレーションフィールドに置かれたオペコードの桁数、前記第2及び第3のオペレーションフィールドに置かれたオペコードの桁数、前記第2及び第3のオペレーションフィーでいた。

【0076】これによって、1個の命令を構成する全て のフィールドの桁数が同じになるので、VLIWプロセ ッサの内部回路が簡単化される。以上のように、本発明 によって、比較的短い語長の命令であって、かつ、同時 に多くのオペレーションを指定することができるコード 効率のよい構造を有する命令を実行するVLIWプロセ ッサが実現され、特にマルチメディアデータを処理する 組み込み用級のプロセッサとしてその実用物価値は大き W.

【図面の簡単な説明】

【図1】図1 (a)は、本寿明に係るプロセッサが実行する命令のフィールド構成を示す図である。図1 (b) (る1 6 種類の命令フォーマットを示す図である。図1 (b) は3オペレーション、図1 (c) は2オペレーションを同時に指定できる命令フォーマットである。

【図2】図1で用いられている3種類のオペコード"cc"、"op1"及び"op2"それぞれによって指定される具体的なオペレーションを説明する図である。

【図3】同プロセッサのハードウェア構成を示すブロック図である。

【図4】同プロセッサの定数レジスタ36及びその周辺 回路の詳細な構成を示すブロック図である。

【図5】図4に示された定数レジスタ制御部32による 定数の格納方法を示す図である。図5(a)はフォーマ ットコードが"0"又は"1"である場合、図5(b) はフォーマットデコードが"4"である場合、図5

(c)はフォーマットデコードが"5"である場合、図 5(d)はフォーマットコードが"2"、"3"及び "A"のいずれかである場合又は定数レジスタ36の格 納値がオペランドとして指定されている場合の格納方法 キ示す。

【図6】同プロセッサのPC部33の詳細な構成を示す ブロック図である。

【図7】32ビットの定数を扱う処理の一例を示すフローチャートである。

【図8】図7に示された処理を同プロセッサに行なわせるプログラムの例を示す図である。

【図9】図9は、図8に示されたプログラムを実行した 場合の本プロセッサの動作を示すタイミングチャートで ある。

【図10】16ビットの定数を扱う処理を同プロセッサ に行なわせるプログラムの例を示す図である。

【図11】図11(a)は、通常のプロセッサが実行する命令のフィールド定義を示す図である。図11(b)は 同命令フォーマットを示す図である。

【図12】図8に示されたプログラムと同一内容の処理を上記通常のプロセッサに行なわせるプログラムの例を示す図である。

【図13】図10に示されたプログラムと同一内容の処理を上記通常のプロセッサに行なわせるプログラムの例を示す図である。

【図14】図14(a)~図14(d)は、本発明のV LIWプロセッサにかかる命令構造の変形例を示す図で まる

【図15】図15(a)及び図15(b)は、従来技術 における命令フォーマットを示し、それぞれ、同時に2 個のオペレーションを指定する命令フォーマット、1個 のオペレーションだけを指定する命令フォーマットを示 す図である。

- 【符号の説明】
- 10 命令レジスタ
- 解読部 2.0
- 21 フォーマットデコーダ
- 22 命令デコーダ
- 23 分岐デコーダ
- 第1演算デコーダ 24
- 2.5 第2演算デコーダ
- 30 実行部
- 実行制御部 31
- 32 定数レジスタ制御部
- 32a~32h セレクタ
- PC部 33
- 33a 固定值"4"

50

【図1】

- 33b、33e セレクタ
- 33c 加算器
- 33d PC
- 34 レジスタ群
- 35 汎用レジスタR0~R14
- 定数レジスタR15 36
- 36a~36h 4ビット幅レジスタ
- 第1演算部 37
- 38 第2演算部
- 39 命令フェッチ部
- オペランドアクセス部 40
- 41 セレクタ
- 命令 50
- 51~58 命令フィールド
- 第1 演算フィールド 59
- 6.0 第2演算フィルド

### 【図2】

配号	オペレーション	ニーモニック表示
СС	分岐	eq. eqi, ne, nei, gt, gti, • • •
op1	算術論理演算 レジスタ間転送	add, sub, mul, and, or, * * * mov, movh, movb
op2	算術論理演算 レジスタ間転送 レジスタ・メモリ間転送	add, sub, mul, and, or, " " mov, movh, movb Id, Idh, Idb, st, sth, stb


# 第1演算74-81 59 第2演算74-81 60

	0 3	٦,	9 11	12 15	16 19	20 23	24 27	28 31
	10.091	[[P1.0] 分岐/定数	[P2.0] れコー/ 定数	[P2.1]	[P2.2] f 43f4 i38定数	[P3.0] 朴' 1十 / 定数	[P3.1] ソース/ 定数	[P3.2] f (J)(} fs)定数
	51	52	53	54	55	56	57	58
	0	const	opl	Rsl	Rd1	op2	Rs2	Rd2
	1	const	op1	const)	Rd1	ор2	Rs?	Rd2
(b)	2	cc	op1	Rs1	Rd1	op2	Rs2	Rd2
	3	cc	op1	const	Rd1	op2	Rs2	Rd2

	4	const	const	const	const	op2	Rs2	Rd2
	5	const	opl	Rsl	Rdl	const	const	const
	- 3	CONTOL	op.		_			
	6	const1	op1	constl	Rdl	op2	Rs2	Rd2
(c)	7	const2	onl	Rsl	Rd1	op2	const2	Rd2
	<u></u>	COLIDE	_					D.12
	8	const1	op1	const1	Rdl_	op2	const2	KdZ
	9	const2	_	constl	Rd1	op2	const2	Rd2
		CONSEC						
	l A	cc	const2	const2	const2	op2	const2	Rd2
	_							


	В	const2 const2 const2 const2 op2 const2 const2
	С	reserved
(d)	D	reserved
	Ε	reserved
	F	reserved


### [図6]



【図5】







[図8]

	P0.0	P1.0	P2.0	P2.1	P2.2	P3.0	P3.1	P3.2	
	fmt 4		0х	8765		Sub	R1	R0	71رست
	frot 4		0×	4321		mul	R2	R0	12سر
ı	fmt 7	0x0	add	R15	R0	mov	0x0	R3	73سد

【図9】


ック - クル _	to	tı	t2	t3
R0	33333333	11111111	4444444	CBA98765
R1 _	2222222			
R2		00000004		
K3 _			FEDCBA98	00000000
R15	00000000	00008765	87654321	00000000
LI _			87654321	
R1			4444444	
12	33333333	11111111	×i	
R2	22222222	00000004	FEDCBA98	

[図10]

P0.0	P1.0	P2.0	P2.1	P2.2	P3.0	P3.1	P3.2	
fmt 0	0x8	mov	R6	R1	mov	R7		-
fmt 0	0x7	add	R0	R1	add	R0		-
fmt 0	0x6	mul	R6	Ri	sub	R7	, IXZ	-
fmt 0	0x5	nov	R8	R4	mov	R9	i KJ	-
fmt 7	0x0	add	R15	R0	mov	0x0	R3	-

【図11】

【図15】



【図12】

P1.0 P1.1	P1.2	P1.3	P2.0	P2.1	P2.2	P2.3
nop	-	-	SI	ıb	R1	R0
nop	-	-	п	mul		R0
set hi	-		0x8	765		R15
set lo	-		0x4321			R15
add	R15	R0	n	10V	0x0	R3

【図13】

P1.0	P1.1	P1.2	P1.3	P2.0	P2.1	P2.2	P2.3
mo	ıv	R6	R1	m	DV	R7	R2
ad	d	R0	R1	a	add		R2
mu	ıl	R6	R1	SI	sub		R2
mo	īV	R8	R4	m	mov		R5
ad	d	_		0xt	3765		R0
no	р	-	-	m	ov	0x0	R3

【図14】

	fmt	opl	RI	op2	Rs2	Rd2	op3	Rs3	Rd3
	للللال	шш	ш	ш	ш	ш.		ш	ш
(a)									

int op1 op2 Rs2 Rd2 op3 Rs3 Rd3

 fmt
 op1
 op2
 Rs2
 Rd7.
 op3
 Rs3
 Rd3

(0

fmt op1 op2 Rs2 Rd2 op3 Rs3 Rd3

(d)